生成式 AI 模型规模的指数级扩张，正在将 AI 算力集群推向万卡甚至百万卡级的新维度。伴随模型参数量与训练数据量的同步攀升，多卡之间的通信流量呈几何级增长，传统电互连架构下的带宽瓶颈、功耗天花板与信号损耗问题，已经成为制约算力集群效率释放的核心矛盾。在这一背景下，以共封装光学（CPO）为代表的硅光互联技术快速走出实验室，进入规模化商用落地阶段，推动 AI服务器多卡互联带宽正式突破 TB 级门槛，为下一代超大规模算力集群构建了全新的通信底座。

CPO 技术的核心逻辑，是将硅光子引擎与交换 ASIC、GPU 计算芯片封装在同一基板之上，让电信号在离开计算核心的数毫米距离内就完成电光转换，直接以光信号的形式进行传输。这一架构彻底改变了传统可插拔光模块时代，电信号需要沿 PCB 走线传输十几厘米才能到达面板光模块的路径模式，将高速电信号的传输距离从厘米级压缩至毫米级，从根源上缓解了高频电信号在铜介质中的衰减、趋肤效应与信号反射问题。相比于传统方案，CPO 架构下的链路损耗可从 22dB 左右降至 4dB 量级，信号完整性提升数十倍，同时端口密度与带宽密度实现数量级跃升。

2026 年被行业普遍视为 CPO 量产元年，头部厂商的产品落地速度远超市场预期。面向 AI 集群柜间互联的硅光交换机已进入全面量产阶段，单台设备集成 32 颗 3.2T 光引擎，整机交换带宽突破百 T 量级，单端口功耗控制在 9W 以内，较传统可插拔方案降低四成以上。在更核心的多卡互联场景中，单光纤传输速率已突破 1.6Tbps，通过密集波分复用架构，单链路带宽密度较上一代方案提升 8 倍，单 GPU 封装的边缘互联带宽正式迈入 TB 级时代。针对 MoE 大模型的专家间通信、集群带宽动态调度等场景，纳秒级硅光交叉连接芯片也已实现 16×16 维度的集成验证，能够在芯片层面完成光信号的高速切换与重路由，进一步释放多卡协同的性能潜力。

带宽跃升的同时，CPO 技术带来的能效与可靠性提升同样显著。由于省去了大量的高速 SerDes 接口与长距离 PCB 走线，CPO 系统的整体功耗较传统方案可降低七成以上，激光器用量减少约四分之三，单台交换机的功耗降幅可达数千瓦。对于动辄部署上万张 GPU 卡的超大规模算力集群而言，仅通信功耗的下降就能够带来数亿元级的年用电成本节约。同时，因为减少了外部接插件与可插拔部件，系统的平均故障间隔时间可提升 10 倍，大幅降低了大规模集群的运维成本与故障风险，支撑 AI 训练任务实现更长时间的不间断运行。

当前 CPO 的普及正沿着从柜间到柜内、从交换机到芯片的路径逐步渗透。现阶段规模化落地的产品主要集中在机架顶层交换机与柜间互联场景，而面向AI服务器内部多卡互联的 Scale-Up 方案正处于可靠性验证阶段。与此同时，产业界已经开始向更深度的光互联架构演进，将光接口直接嵌入芯片封装层的光学 I/O 技术路线逐渐清晰，目标是实现芯片与芯片之间的原生光互连。存储厂商也已将 CPO 技术引入内存互联场景，尝试用光互联突破内存带宽墙，构建算力与存储之间的高速光通路。从市场规模来看，AI 集群高速光互联市场正保持每年六成左右的增速扩张，CPO 在 AI 数据中心光通信中的渗透率将从当前的不足 1%，在未来数年内实现数十倍的增长空间。

从电互联到光互联，从可插拔到共封装，CPO 技术的普及不是单一器件的升级，而是 AI 算力基础设施的一次架构性重构。随着多卡互联带宽突破 TB 级门槛，超大规模 AI 集群的通信瓶颈得到实质性缓解，为更大参数量模型的训练、更复杂推理任务的部署提供了底层支撑。未来随着硅光工艺的持续迭代与封装技术的不断成熟，光互联将进一步向芯片内部渗透，最终构建起全光架构的算力系统，推动 AI 算力进入全新的发展阶段。